本发明公开了一种BCH并行编码电路，其特征在于，包括：8位信息输入端mi，0< =i< 8; 一组校验码寄存器bj，1=< j< =t; t为校验码寄存器的个数；一组异或电路组S1j，1=< j< =t; t为校验码寄存器的个数，所述每组异或电路组S1j都包括8个异或电路；所述8位信息输入端mi分别都连接到异或电路组Sj。本发明可以在一个时钟周期内同时处理8位信息比特位，将8比特位数据输入并行编码电路中，其对应的校验码寄存器将会进行更新，当所有的信息码字输入结束以后，得到的校验码寄存器值即为生成的校验码。对闪存中的随机错误进行纠错，改进后的BCH并行编码电路在编码效率上获得了显著的提高。